轉(zhuǎn)換過程和數(shù)據(jù)采集過程通過CS和串行時鐘進(jìn)行控制，從而為器件與微處理器或DSP接口創(chuàng)造了條件。輸入信號在CS的下降沿進(jìn)行采樣，而轉(zhuǎn)換同時在此處啟動。該器件無流水線延遲。

 

AD7490采用先進(jìn)的設(shè)計技術(shù)，可在高呑吐量的情況下實現(xiàn)極低的功耗。在最高吞吐量下，采用3 V電源時，AD7490功耗僅為1.8 mA；采用5 V電源時，功耗為2.5 mA。通過設(shè)置控制寄存器中的相關(guān)位，ADC的模擬輸入范圍可在0 V至REFIN輸入或0 V至2 × REFIN輸入之間選擇，可采用標(biāo)準(zhǔn)二進(jìn)制式或二進(jìn)制補(bǔ)碼輸出編碼。AD7490具有16個帶通道序列器的單端模擬輸入，可以通過預(yù)先編程選擇通道轉(zhuǎn)換順序。轉(zhuǎn)換時間由SCLK或二進(jìn)制補(bǔ)碼輸出編碼決定。AD7490具有16個帶通道序列器的單端模擬輸入，可以通過預(yù)先編程選擇通道轉(zhuǎn)換順序。轉(zhuǎn)換時間取決于SCLK。

 

AD7490-EP支持防務(wù)和航空航天應(yīng)用（AQEC標(biāo)準(zhǔn)）

 

特點和優(yōu)勢

高吞吐速率：1 MSPS

額定電壓（VDD）：2.7 V至5.25 V

最大吞吐量時具有低功耗

最大5.4 mW（870 kSPS、3 V電源）

最大12.5 mW（1 MSPS、5 V電源）

16個帶序列器的（單端）輸入

寬輸入帶寬：69.5 dB SNR（50 kHz輸入頻率）

欲了解更多特性，請參考數(shù)據(jù)手冊

AD7490-EP支持防務(wù)和航空航天應(yīng)用（AQEC標(biāo)準(zhǔn)）

下載AD7490-EP數(shù)據(jù)手冊 (pdf)

軍用溫度范圍（−55°C至+125℃）

受控制造基線

唯一封裝/測試廠

唯一制造廠

增強(qiáng)型產(chǎn)品變更通知

認(rèn)證數(shù)據(jù)可應(yīng)要求提供

V62/12635 DSCC圖紙?zhí)?/div>