描述：

5CSEBA5U23C7N是基于臺積電 28 納米低功耗 (28LP) 工藝技術(shù)構(gòu)建而成的Cyclone® V SE SoC FPGA。它提供一個(gè) 8 輸入自適應(yīng)邏輯模塊 (ALM) 和精度可調(diào)數(shù)字信號處理 (DSP) 模塊，可支持高達(dá) 13.59 兆位 (Mb) 的嵌入式內(nèi)存。

該系列在單個(gè) Cyclone® V 片上系統(tǒng) (SoC) 中緊密集成了雙核 ARM® Cortex®-A9 MPCore 處理器、硬核 IP 和 FPGA。它支持超過 128 Gbps 的峰值帶寬，在處理器和 FPGA 架構(gòu)之間集成了數(shù)據(jù)一致性。

主要功能

嵌入式內(nèi)存塊

M10K：具有軟糾錯(cuò)碼 (ECC) 的 10 千位 (Kb) 內(nèi)存塊。

內(nèi)存邏輯陣列塊 (MLAB)：640 位分布式 LUTRAM，最多可將 25% 的 ALM 用作 MLAB 內(nèi)存。

通用 I/O

875 兆位每秒 (Mbps) 的低壓差分信號 (LVDS) 接收器和 840 Mbps 的 LVDS 發(fā)射器。

400 MHz/800 Mbps 外部內(nèi)存接口。

片上終端 (OCT)。

支持 3.3 V 電壓，驅(qū)動強(qiáng)度高達(dá) 16 mA。

外部內(nèi)存接口

在 Cyclone® V SoC 設(shè)備上，HPS 中的額外硬核內(nèi)存控制器支持 DDR3、DDR2 和 LPDDR2 SDRAM 設(shè)備。

硬處理器系統(tǒng) (HPS)

HPS 由雙核 Arm* Cortex* -A9 MPCore* 處理器、一組豐富的外設(shè)和共享多端口 SDRAM 內(nèi)存控制器組成。

基本參數(shù)：

產(chǎn)品：5CSEBA5U23C7N

規(guī)格代碼：SR50G

類型：Cyclone® V SE SoC FPGA

邏輯元素（LE）：85000

自適應(yīng)邏輯模塊 (ALM)：32075

自適應(yīng)邏輯模塊 (ALM) 寄存器：128300

結(jié)構(gòu)和 I/O 相鎖環(huán)路 (PLL)：6

最大嵌入式內(nèi)存：4.45 Mb

數(shù)字信號處理 (DSP) 區(qū)塊：87

數(shù)字信號處理 (DSP) 格式：Variable Precision

硬處理器系統(tǒng) (HPS)：Single Arm* Cortex*-A9 or Dual-core Arm* Cortex*-A9

硬內(nèi)存控制器：是

外部內(nèi)存接口 (EMIF)：DDR2, DDR3, LPDDR2

I/O 數(shù)量：288

封裝：UBGA-672

應(yīng)用：

• 下一代驅(qū)動器的能效

• IP 閉路電視監(jiān)控

• 高清 (HD) IP 攝像頭