如今，隨著芯片不斷縮微化，其迭代的周期被進(jìn)一步拉長，但追求先進(jìn)芯片工藝的道路上，臺積電一直在不斷突破。

近日，臺積電在荷蘭阿姆斯特丹舉行的歐洲開放創(chuàng)新平臺（OIP）生態(tài)系統(tǒng)論壇上宣布，該公司未來幾年的計(jì)劃基本保持不變，將于2025年底開始量產(chǎn)N2（2納米級）制程，并于2026年底量產(chǎn)A16（1.6納米級）制程。

2024年4月，臺積電在北美技術(shù)研討會(huì)上正式宣布了名為“A16”的1.6納米工藝技術(shù)，并計(jì)劃于2026年下半年開始量產(chǎn)。

據(jù)介紹，臺積電的1.6納米芯片“A16”技術(shù)具有多項(xiàng)創(chuàng)新點(diǎn)，其中最顯著的是其超級電源軌（SPR）背面供電網(wǎng)絡(luò)。這一技術(shù)是臺積電首創(chuàng)，專為高性能計(jì)算產(chǎn)品設(shè)計(jì)，旨在提高芯片的性能和降低功耗。

具體來說，A16技術(shù)采用了柵極全環(huán)（GAAFET）納米片晶體管，并結(jié)合了背面電源軌（SPR）技術(shù)。

背面電源軌技術(shù)是一種晶背供電的邏輯IC布線方案，該技術(shù)可以分離電源線與訊號線的配置，推動(dòng)2nm以下邏輯芯片持續(xù)微縮，還能增強(qiáng)供電效能從而提升系統(tǒng)性能。簡而言之，就是晶圓背面的空間很有利用的發(fā)展?jié)摿?，如果能將電源軌從前端移到背面，那么可以緩解晶圓正面的擁塞，自然就能實(shí)現(xiàn)芯片的微縮。這是A16技術(shù)的創(chuàng)新思路之一。

這種創(chuàng)新的供電方式通過背面接觸取代傳統(tǒng)的電源通孔，從而提升了邏輯密度和性能。與上一代N2P工藝相比，A16在相同電壓下速度提升了8%-10%，功耗降低了15%-20%，芯片密度也提升了1.1倍。

此外，A16還引入了背面供電網(wǎng)絡(luò)技術(shù)（BSPDN），進(jìn)一步優(yōu)化了電源傳輸效率，使得高性能計(jì)算產(chǎn)品能夠更好地利用復(fù)雜的信號路徑和密集電源電路。

根據(jù)此前信息，臺積電還與新思科技合作開發(fā)了支持A16工藝的背面布線功能，以解決萬億晶體管設(shè)計(jì)中的電源分配和信號布線問題。臺積電還與另一家軟件公司ANSYS展開深度合作，雙方將整合AI技術(shù)，以加速3D集成電路的設(shè)計(jì)進(jìn)程。

然而，背面供電技術(shù)的實(shí)施也面臨一些挑戰(zhàn)。臺積電設(shè)計(jì)解決方案探索總監(jiān)Ken Wang 就指出，背面供電也增加了必須緩解的散熱問題。

同時(shí)，在nTSV工藝中，需要確保納米級孔中銅金屬涂布均勻，這需要更多設(shè)備協(xié)助檢測。此外，背面供電技術(shù)需要打磨晶圓背面至薄到可以接觸電晶體，這導(dǎo)致晶圓剛性大打折扣，因此必須在晶圓正面鍵合一片載體晶圓來承載背面制造過程。

Ken Wang表示，“A16是一種適用于具有復(fù)雜路線和密集PDN（供電網(wǎng)絡(luò)）的設(shè)計(jì)的技術(shù)。然而，它也帶來了新的挑戰(zhàn)，因此需要額外的設(shè)計(jì)工作。我們的背面觸點(diǎn)VB也需要勤奮地進(jìn)行完整的芯片驗(yàn)證。與此同時(shí)，我們有一個(gè)全面的A16 EDA支持計(jì)劃。該計(jì)劃正在進(jìn)行中，我們將繼續(xù)更新A16 EDA狀態(tài)。”

不過，臺積電的最新芯片工藝一直受到各大科技巨頭的青睞。按照此前的應(yīng)用規(guī)律，1.6納米芯片可能會(huì)被用于未來幾代蘋果芯片。

公司網(wǎng)址：cx43.cn